TEK 2524 Organisasi Komputer

TEK 2524 Organisasi Komputer

Register dan Counter Bag.2

Dosen: Abdillah, S.Si, MITHP: 0852 7120 6665Email: [email protected]: http://abdill01.wordpress.com

Tujuan

Mahasiswa memahami bagaimana cara kerja counter menghitung jumlah pulsa detak yang masuk melalui masukan detaknya, menghitung mundur atau menghitung mulai dari bilangan yang lebih besar daripada nol.

Apa itu Counter?

Counter merupakan register yang mampu menghitung jumlah pulsa detak yang masuk melalui masukan detakannya.

Dalam bentuk yang paling sederhana, piranti ini merupakan ekivalen elektronik dari sebuah odometer biner.

Jenis lain dari counter dapat menghitung mundur atau menghitung mulai dari bilangan yang lebih besar daripada nol.

Ripple Counter

Gambar di atas memperlihatkan sebuah ripple counter (pencacah riak) yang dibangun dengan flip-flop JK. Karena masukan J dan K terpasang pada tingkat tegangan tinggi, maka setiap flip-flop akan mengalami toggle ketika masukan detak menerima tepi negatif pulsa.

J3Q3

K3Q3

J2Q2

K2Q2

J1Q1

K1Q1

J0Q0

K0Q0

High

CLR

Cara Kerja Ripple Counter

Jika CLR rendah, semua flip-flop akan direset dan menghasilkan kata digital Q3Q2Q1Q0 = 0000. Jika CLR kembali pada logika tinggi, pencacah telah siap melaksanakan operasi. Karena flip-flop paling kanan menerima pulsa detak secara langsung, maka Q0 akan mengalami toggle sekali setiap tepi negatif pulsa detak.

CLK

Q0

Selanjutnya

Jika Q0 berubah dari 1 menjadi 0, maka flip-flop Q1 akan menerima sebuah tepi negatif pulsa dan menimbulkan toggle pada keluaran Q1. Demikian selanjutnya jika sebuah flip-flop mengalami reset menjadi nol, maka akan menimbulkan toggle pada flip-flop berikutnya.

CLK

Q0

Q1

Q2

Q3

Controlled Ripple Counter

Sebuah pencacah riak terkendali hanya akan mencacah pulsa-pulsa detak. Sinyal COUNT mengendalikan operasi pencacah.

J3Q3

K3Q3

J2Q2

K2Q2

J1Q1

K1Q1

J0Q0

K0Q0

COUNT

Cara Kerja Controlled Ripple Counter

Jika COUNT rendah, masukan J dan K akan menjadi rendah. Ini menyebabkan semua flip-flop tertahan dalam keadaan sebelumnya meskipun pulsa-pulsa detak terus memasuki pencacah.Bila COUNT tinggi, masukan J dan K ikut menjadi tinggi. Dalam hal ini pencacah akan bekerja sebagaimana telah dibahas sebelumnya, yakni setiap tepi negatif dari pulsa detak akan menambah 1 hitungan pada pencacah.

Synchronous Counter

Pada pencacah riak, waktu tunda propagasi total adalah ntp. Ini menyebabkan pencacah riak terlalu lambat untuk beberapa pemakaian tertentu. Guna mengatasi masalah tersebut, dapat menggunakan sebuah synchronous counter (pencacah sinkron).

J3Q3

K3Q3

J2Q2

K2Q2

J1Q1

K1Q1

J0Q0

K0Q0

CLR

Tinggi

Cara Kerja Synchronous Counter

CLR yang rendah akan mereset pencacah menjadi Q = 0000. Ketika sinyal CLR kembali pada keadaan tinggi, pencacah siap beroperasi. Tepi positif dari pulsa detak yang pertama akan mengisi Q0 untuk menghasilkan Q = 0001. Pada saat tibanya tepi positif yang kedua, Q1 dan Q0 secara serempak mengalami toggle dan kata keluaran menjadi Q = 0010. Tepi positif ketiga menaikkan cacahan menjadi Q = 0011, dst. Keuntungan dari pencacah sinkron terletak pada kecepatannya. Pencacah ini hanya membutuhkan satu kali waktu tunda propagasi dalam menghasilkan cacahan biner yang tepat sesudah tibanya tepi sinyal detak.

Controlled Synchronous Counter

Pada pencacah sinkron terkendali, sinyal COUNT yang rendah membuat semua flip-flop menjadi tidak aktif. Bila COUNT dijadikan tinggi, rangkaian akan berfungsi sebagai pencacah sinkron. Artinya, setiap tepi positif dari detak akan menaikkan satu angka cacahan.

J3Q3

K3Q3

J2Q2

K2Q2

J1Q1

K1Q1

J0Q0

K0Q0

CLR

COUNT

Ring Counter

Sebuah pencacah lingkar (putar) tidak mencacah dengan bilangan biner tapi bekerja dengan kata-kata yang hanya memiliki satu bit tinggi. Pencacah ini berguna untuk mengendalikan suatu deretan operasi, karena kita dapat mengaktifkan pada setiap saat hanya satu di antara beberapa piranti yang ada.

D3Q3 D2Q2 D1Q1 D0Q0

CLR

PR

CLRCLRCLR

Cara Kerja Ring Counter

Jika CLR rendah dan kemudian menjadi tinggi lagi, maka kata keluaran pertama adalah Q = 0001. Tepi pulsa detak yang pertama menggeser bit paling kiri (MSB) ke dalam posisi paling kanan (LSB). Bit-bit yang lain bergeser ke kiri satu posisi sehingga keluaran menjadi Q = 0010. Tepi positif yang kedua menyebabkan operasi pemutaran ke kiri berikutnya, sehingga keluaran menjadi Q = 0100. Demikian seterusnya hingga tepi positif ke empat memulai siklus yang sama, karena pemutaran ke kiri menghasilkan 0001.

Mod-10 Counter

Sebuah pencacah modulus-10 mencacah dari 0000 hingga 1001. Pada pulsa detak ke sepuluh, pencacah membangkitkan sinyal CLR-nya sendiri dan angka pencacahan melompat kembali ke 0000. Pencacah mod-10 dikenal juga sebagai rangkaian pembagi-10.

J3Q3

K3Q3

J2Q2

K2Q2

J1Q1

K1Q1

J0Q0

K0Q0

CLR

Tinggi

CLK

Down Counter

Sebuah pencacah turun dapat mencacah dari 1111 sampai 0000. Setiap flip-flop mengalami toggle ketika bila masukan sinyal detak berubah dari 1 menjadi 0. Masukan ini ekivalen dengan perubahan dari 0 ke 1 pada keluaran yang tidak dikomplemen kan. Misalnya, q1 mengalami toggle bila Q0 berubah dari dari 1 menjadi 0; dan ini ekivalen dengan Q0 yang berubah dari 0 menjadi 1.

J3Q3

K3Q3

J2Q2

K2Q2

J1Q1

K1Q1

J0Q0

K0Q0

Tinggi

CLK

PRE

Cara Kerja Down Counter

Mula-mula preset PRE berupa sinyal rendah dan menghasilkan kata keluaran Q = 1111. Pada waktu PRE menjadi tinggi, operasi akan dimulai. Perhatikan bahwa Q0 mengalami satu kali toggle pada setiap pulsa detak. Pulsa detak yang pertama hanya menghasilkan satu toggle negatif (perubahan dari 1 ke 0) dalam Q0 sehingga kata keluaran menjadi Q = 1110. Pulsa detak yang kedua menghasilkan satu toggle positif dalam Q0, dan mengakibatkan toggle satu toggle negatif pada Q1. Hasilnya adalah Q = 1101.

Selanjutnya

Pada pulsa detak yang ketiga, Q0 mengalami toggle negatif, dan Q = 1100. Pada pulsa detak yang ke-empat, Q0 mengalami toggle positif, Q1 mengalami toggle positif dan Q2 mengalami toggle negatif. Hasilnya adalah Q = 1011. Demikian seterusnya hingga Q = 0000.Pada pulsa detak berikutnya, seluruh flip-flop mengalami poggle positif dan menghasilkan angka cacahan Q = 1111. Selanjutnya siklus yang sama akan berulang kembali.

Up-Down Counter

Keluaran-keluaran flip-flop dihubungkan dengan jaringan pengarah pengemudi (steering network) Sebuah sinyal kendali UP menghasilkan baik pencacahan turun maupun pencacahan naik.

J3Q3

K3Q3

J2Q2

K2Q2

J1Q1

K1Q1

J0Q0

K0Q0

CLR

Tinggi

CLK

Q2 Q2 Q1 Q1 Q0 Q0

ATAS

Cara Kerja Up-Down Counter

Jika sinyal UP merupakan tingkat logika rendah, Q2, Q1 dan Q0 akan disalurkan ke masukan-masukan detak, dan ini akan menghasilkan pencacahan turun.Di pihak lain, apabila UP tinggi, Q2, Q1 dan Q0 akan menggerakkan masukan-masukan detak dan rangkaian menjadi sebuah pencacah naik.

Presetable Counter

Dalam sebuah presetable counter, pencacahan dapat dimulai dari bilangan yang lebih besar daripada nol. Pencacahan dimulai dari bilangan P3P2P1P0, sebuah bilangan antara 0000 dan 1111.

J3Q3

K3Q3

J2Q2

K2Q2

J1Q1

K1Q1

J0Q0

K0Q0

CLR

Tinggi

CLK

LOAD

P2P3 P1 P0

Cara Kerja Presetable Counter

Bila LOAD rendah, semua gerbang NAND memiliki keluaran tinggi. Karena itu masukan preset dan clear dari semua flip-flop menjadi tak-aktif. Dalam hal ini rangkaian melakukan pencacahan naik. Masukan-masukan data dari P3 sampai P1 sama sekali tidak memberikan pengaruh karena gerbang-gerbang NAND tidak aktif. Pada waktu LOAD tinggi, masukan-masukan data dan komplemennya akan lolos melaluigerbang-gerbang NAND dan melakukan preset terhadap pencacah sehingga keluarannya menjadi P3P2P1P0. Ketika LOAD kembali rendah, rangkaian kembali berfungsi sebagai pencacah.

Tugas Terstruktur 3