BUKU-1 MUX PDH

1

TTraining Centerraining Center

2


SiswaSiswa dapat memahami dan menjelaskan tentang :dapat memahami dan menjelaskan tentang :1.1. Hierarchy dan Fungsi Multiplex PDH Hierarchy dan Fungsi Multiplex PDH 2.2. Prinsip Kerja Multiplex PDH.Prinsip Kerja Multiplex PDH.-- PCMPCM--30.30.-- Multiplex PDH Order Tinggi.Multiplex PDH Order Tinggi.

3


DAFTAR ISI.

1. HIERARCHY DAN FUNGSI MULTIPLEX PDH.2. PCM-30.3. ORDER TINGGI.4. LINE CODING.

4


5


CARA KERJA :Arah Kirim :1. PCM-30 (mux order-1) : Mengubah 30 kanal sinyal voice/suara menjadi menjadi 30 kanal

sinyal digital; kemudian menggabungkan sinyal digital menjadi satu sinyal 2,048 Mbps, dan diteruskan ke mux. Oreder-2.

2. Mux. Order-2 : menggabungkan 4 sinyal 2 Mbps dari order-1 menjadi satu sinyal 8,448 Mbps, dan diteruskan ke 0rder-3.

3. Mux. Order-3 : menggabungkan 4 sinyal 8 Mbps dari order-2 menjadi satu sinyal 34,368 Mbps, dan diteruskan ke 0rder-4.

4. Mux. Order-4 : menggabungkan 4 sinyal 34 Mbps dari order-3 menjadi satu sinyal 139,264 Mbps, dan diteruskan ke stasiun lawan melalui OLTE atau Gelombang MikroDigital PDH.

Arah Terima :1. Mux. Order-4 : menerima sinyal 139,264 Mbps dari OLTE atau SGMD PDH, untuk

kemudian di pecah menjadi 4 sinyal 34 Mbps ; dan diteruskan ke order-3.2. Mux. Order-3 : menerima sinyal 34,368 Mbps dari mux. Order-4, untuk kemudian di pecah

menjadi 4 sinyal 8 Mbps ; dan diteruskan ke order-2.3. Mux. Order-2 : menerima sinyal 8,448 Mbps dari mux. Order-3, untuk kemudian di pecah

menjadi 4 sinyal 2 Mbps ; dan diteruskan ke order-1.4. Mux. Order-1 (PCM-30) : menerima sinyal 2,048 Mbps dari mux. Order-2, untuk kemudian

di pecah menjadi30 kanal sinyal voice/suara.

6


Gambar-3.1 : Hierarchy PDH menurut Rekomendasi ITU-T (Standard Eropa)

4

3

2

1

4

3

2

1

4

3

2

1

4321

1

30BR = 2.048 Kb/s - 30 Kanal

BR = 34.368 Kb/s - 480 Kanal

BR = 139.264 Kb/s 1.920 Kanal

Mux Dig Order-1 (PCM)

Mux Dig Order-3

Mux Dig Order-2

Mux Dig Order-4

4

3

2

1

43

21

1

30

43

21

4321

43

21

4321

43

21

4321

7


CARA KERJA :

Arah Kirim :1. PCM-30 : sda2. Skip Mux : menggabungkan 16 sinyal E1 dari order-1 menjadi satu sinyal

34368 Kbps dan diteruskan ke order-44. Order-4 : sda

Arah Terima :1. Order-4 : sda2. Skip Mux : memecah sinyal 34368 Kbps menjadi 16 sinyal E1, untuk

kemudian diterukan ke order-1.3. PCM-30 : sda

8


9


10


11


12


Menyaring agar sinyal yang dilewatkan benar-benar hanya komponen 300-3400Hz.

13


Bekerja sebagai switch (on-off keying)Switch digerakkan oleh frekwensi sampling 8000 Hz; sehingga switch akan buka –tutup sebanyak 8000 kali/detik.Pada saat ada frekwensi sampling- switch on, ada sinyal yang dilewatkan; pada saat tidak ada frekwensi sampling – switch off, tidak ada sinyal yang dilewatkan; berarti ada 8000 pulsa yang dilewatkan/detik

14


15


Proses pemberian harga terhadap setiap PAM.Setiap sinyal ditempatkan kedalam polaritas positif dan negatif.Setiap polaritas dibagi menjadi 4 segment dengan lebar sama.Setiap PAM akan dihargakan sesuai dengan besaran tegangan pembandingterdekat.

16


Proses pemberian harga terhadap setiap PAM.Setiap sinyal ditempatkan kedalam polaritas positif dan negatif.Setiap polaritas dibagi menjadi 4 segment dengan tidak sama, dari kecil kemudianke lebih besar.Setiap PAM akan dihargakan sesuai dengan besaran tegangan pembandingterdekat.

17


18


19


20


21


22


23


24


Proses pemberian harga terhadap setiap PAM.Setiap sinyal ditempatkan kedalam polaritas positif dan negatif.Setiap polaritas dibagi menjadi 8 segment dengan lebar sama.Setiap segment dibagi menjadi 16 sub segment.Setiap PAM akan dihargakan sesuai dengan besarantegangan pembanding terdekat.

25


26


Proses pemberian harga terhadap setiap PAM.Setiap sinyal ditempatkan kedalam polaritas positif.Setiap polaritas dibagi menjadi 8 segment dengan lebar sama.Setiap segment dibagi menjadi 16 sub segment.Setiap PAM akan dihargakan sesuai dengan besaran teganganpembanding terdekat.

27


28


Proses pemberian harga terhadap setiap PAM.Setiap sinyal ditempatkan kedalam polaritas negatif.Setiap polaritas dibagi menjadi 8 segment dengan lebar sama.Setiap segment dibagi menjadi 16 sub segment.Setiap PAM akan dihargakan sesuai dengan besarantegangan pembanding terdekat.

29


30


31


32


Pada frame – 0 : TS-0 membawa Frame Alignment Word (FAW)TS-1 s/d TS-15 membawa bit-bit informasi dari kanal 1 s/d kanal 15.TS-16 bit-1 s/d bit-4 membawa bit-bit Multi Frame Alignment Word (MFAW); sedangkan bit ke 6 untuk Alarm Signaling.TS-17 s/d TS-31 untuk bit-bit informasi dari kanal 16 s/d kanal 30

33


34


Pada frame – 1 : TS-0 membawa Alarm 2 Mbps.TS-1 s/d TS-15 membawa bit-bit informasi dari kanal 1 s/d kanal 15.TS-16 bit-1 s/d bit-4 membawa bit-bit Signalling kanal ke-1; sedangkan bit-5 s/d bit-8 membawa bit-bit Signalling kanal ke N + 15 (N = nomer frame).TS-17 s/d TS-31 untuk bit-bit informasi dari kanal 16 s/d kanal 30

35


36


Pada frame – 2 : TS-0 membawa Frame Alignment Word (FAW)TS-1 s/d TS-15 membawa bit-bit informasi dari kanal 1 s/d kanal 15.TS-16 bit-1 s/d bit-4 membawa bit-bit Signalling kanal ke-2; sedangkan bit-5 s/d bit-8 membawa bit-bit Signalling kanal ke N + 15 (N = nomer frame).TS-17 s/d TS-31 untuk bit-bit informasi dari kanal 16 s/d kanal 30

37


38



39


40



41


42



43


44



45


46


47


TS – 0 : - Frame-0 membawa Frame Alignment Word (FAW)- Frame-1 membawa Alarm 2 Mbps.- Frame-2 membawa Frame Alignment Word (FAW)- Frame-3 membawa Alarm 2 Mbps.- Frame-14 membawa Frame Alignment Word (FAW)- Frame-15 membawa Alarm 2 Mbps.

TS-1 s/d TS-15 pada frame-0 s/d frame-15 membawa bit-bit informasi darikanal 1 s/d kanal 15.

TS-16 - Frame-0 bit-1 s/d bit-4 membawa bit-bit Multi Frame Alignment Word (MFAW); sedangkan bit ke 6 untuk Alarm Signaling.

- Frame-1 s/d frame-15 untuk bit-bit Signalling kanal-1 s/d kanal ke-30

TS-17 s/d TS-31 pada frame 17 s/d frame-31 untuk bit-bit informasi dari kanal 16 s/d kanal 30.

Panjang Frame = 125 micro detik; terdiri dari 32 TS.Panjang Time Slot = 3.9 mikro detik; terdiri dari 8 bit.Panjang 1 bit = 488 nano detik.

48


49


TS – 0 : - Frame-0 membawa Frame Alignment Word (FAW)- Frame-1 membawa Alarm 2 Mbps.- Frame-2 membawa Frame Alignment Word (FAW)- Frame-3 membawa Alarm 2 Mbps.- Frame-14 membawa Frame Alignment Word (FAW)- Frame-15 membawa Alarm 2 Mbps.

TS-1 s/d TS-15 pada frame-0 s/d frame-15 membawa bit-bit informasi darikanal 1 s/d kanal 15.

TS-16 - Frame-0 bit-1 s/d bit-4 membawa bit-bit Multi Frame Alignment Word (MFAW); sedangkan bit ke 6 untuk Alarm Signaling.

- Frame-1 s/d frame-15 untuk bit-bit Signalling kanal-1 s/d kanal ke-30

TS-17 s/d TS-31 pada frame 17 s/d frame-31 untuk bit-bit informasi dari kanal 16 s/d kanal 30

Panjang Multi Frame = 2 milli detikPanjang Frame = 125 micro detik; terdiri dari 32 TS.Panjang Time Slot = 3.9 mikro detik; terdiri dari 8 bit.Panjang 1 bit = 488 nano detik.

50


51


52


53


54


55


56


57


58


59


60


MULTIPLEX

61


Gambar Block Diagram Multiplexing

PembangkitFrekwensi

Clock OSC

In-1

Multiplex

Frame Pattern

Output

Buffer Memory

In-2HDB-3

UnipolarNRZ

Buffer Memory

In-3HDB-3

UnipolarNRZ

Buffer Memory

In-4HDB-3

UnipolarNRZ

Buffer Memory

HDB-3Unipolar

NRZ

UnipolarNRZ

HDB-3

UnipolarNRZ

CMI

62


Sinyal in HDB-3 diubah menjadi sinyal Unipolar NRZ; kemudian clock dan informasi dipisahkan. Clock digunakan untuk menuliskan (menyimpan) informasi kedalam buffer memori, disebut clock tulis.Informasi yang disimpan didalam buffer memori akan dibaca (dikeluarkan) oleh clock baca yang dibangkitkan OSC dan Pembangkit frekwensi clock, disebut clock baca.Informasi yang dikeluarkan dari buffer memori diteruskan ke multiplex, untuk digabungkan menjadi satu, dan ditambahkankedalamyan bit-bit FAW dan alarm; dan diteruskan ke konverter unipolar NRZ/HDB-3 atau konverter unipolarNRZ/CMI , untuk diteruskan ke tingkat berikutnya.

63


64


65


66


67


Sinyal unipolar NRZ disimpan (dituliskan) kedalam Buffer Memory (BM) oleh clocktulis.Saat beirkutnya sinyal tersebut dikeluarkan (dibaca) dari BM oleh clock baca; dan kemudian diteruskan ke multiplex.

68


69


Multiplexing berjalan secara bit demi bit secara berurutan, mulai dari kanal (tributari) 1 -2 -3 – 4 secara berulang-ulang.Setiap 4 bit membentuk 1 word.

70


71


Mengubah sinyal unipolar NRZ menjadi HDB-3 untuk mux order-2 dan order-3.Mengubah sinyal unipolar NRZ menjadi CMI untuk mux order- 4.

72


73


74


1

75


Tri.1 (tributary – 1) berisi bit FAS (bit : 1-2-3), bit-bit informasi, bit-bit justifikasi control (bit : 54 – 107 – 160), dan bit-bit justifikasi (bit 161).Tri.2 (tributary – 2) berisi bit FAS (bit : 1-2-3), bit-bit informasi, bit-bit justifikasi control (bit : 54 – 107 – 160), dan bit-bit justifikasi (bit 161).Tri.3 (tributary – 3) berisi bit FAS (bit : 1-2), bit alarm (bit-3), bit-bit informasi, bit-bit justifikasi control (bit : 54 – 107 – 160), dan bit-bit justifikasi (bit 161).Tri.4 (tributary – 4) berisi bit FAS (bit : 1-2), bit cadangan (bit-3), bit-bit informasi, bit-bit justifikasi control (bit : 54 – 107 –160), dan bit-bit justifikasi (bit 161).

76


77


Struktur Frame 8448 Kbps :- Terdiri dari 4 set dan 848 bit. - Setiap Set berisi 212 bit.

- SET-1 : bit-1 s/d 10 untuk FAW (1111010000).bit-11 untuk bit alarm; bit-12 tidak digunakan.bit-13 s/d bit-212 untuk bit-bit informasi.

- SET-2 : bit-1 s/d 4 untuk bit-bit justifikasi control (C).bit-5 s/d bit-212 untuk bit-bit informasi.


- SET-4 : bit-1 s/d 4 untuk bit-bit justifikasi control (C).bit-5 s/d bit-8 digunakan untuk bit-bit justifikasi (V).bit-9 s/d bit-212 untuk bit-bit informasi.

78


1

79


Tri.1 (tributary – 1) berisi bit FAS (bit : 1-2-3), bit-bit informasi, bit-bit justifikasi control (bit : 97 – 194 – 290), dan bit-bit justifikasi (bit 291).

Tri.2 (tributary – 2) berisi bit FAS (bit : 1-2-3), bit-bit informasi, bit-bit justifikasi control (bit : 97 – 194 – 290), dan bit-bit justifikasi (bit 291).

Tri.3 (tributary – 3) berisi bit FAS (bit : 1-2), bit alarm (bit-3), bit-bit informasi, bit-bit justifikasi control (bit : 97 – 194 – 290), dan bit-bit justifikasi (bit 291).

Tri.4 (tributary – 4) berisi bit FAS ((bit : 1-2), bit cadangan (bit-3), bit-bit informasi, bit-bit justifikasi control (bit : 97 – 194 – 290), dan bit-bit justifikasi (bit 291).

80


81


Struktur Frame 34368 Kbps :- Terdiri dari 4 set dan 1536 bit. - Setiap Set berisi 384 bit.- SET-1 : bit-1 s/d 10 untuk FAW (1111010000).

bit-11 untuk bit alarm; bit-12 tidak digunakan.bit-13 s/d bit-384 untuk bit-bit informasi.



- SET-4 : bit-1 s/d 4 untuk bit-bit justifikasi control (C).bit-5 s/d bit-8 digunakan untuk bit-bit justifikasi (V).bit-9 s/d bit-384 untuk bit-bit informasi.

82


83


Tri.1 (tributary – 1) berisi bit FAS (bit : 1-2-3), bit alarm (bit-4), bit-bit informasi, bit-bit justifikasi control (bit : 123 – 245 –367 – 489 - 611), dan bit-bit justifikasi (bit 612).Tri.2 (tributary – 2) berisi bit FAS (bit : 1-2-3), bit cadangan(bit-4), bit-bit informasi, bit-bit justifikasi control (bit : 123 –245 – 367 – 489 - 611), dan bit justifikasi (bit 612).Tri.3 (tributary – 3) berisi bit FAS (bit : 1-2-3), bit cadangan(bit-4), bit-bit informasi, bit-bit justifikasi control (bit : 123 –245 – 367 – 489 - 611), dan bit-bit justifikasi (bit 612).Tri.4 (tributary – 4) berisi bit FAS (bit : 1-2-3), bit cadangan(bit-4), bit-bit informasi, bit-bit justifikasi control (bit : 123 –245 – 367 – 489 - 611), dan bit-bit justifikasi (bit 612).

84


SET-5

SET-6

85


Struktur Frame139264 Kbps :- Terdiri dari 6 set dan 2928 bit. - Setiap Set berisi 488 bit.

- SET-1 : bit-1 s/d 12 untuk FAW (111110100000).bit-13 untuk bit alarm; bit-14 s/d bit-16 tidak digunakan.bit-17 s/d bit-488 untuk bit-bit informasi.


- SET-3 : bit-1 s/d 4 untuk bit-bit justifikasi contro (C).bit-5 s/d bit-488 untuk bit-bit informasi.



- SET-6 : bit-1 s/d 4 untuk bit-bit justifikasi control (C).bit-5 s/d bit-8 digunakan untuk bit-bit justifikasi.bit-9 s/d bit-488 untuk bit-bit informasi.

86


DEMULTIPLEX

87


Gambar Block Diagram Demultiplexing OSC

Frame Pattern

Out 1 Buffer Memory

DEMUX

Out 2Buffer

Memory

Out 3Buffer

Memory

UnipolarNRZ

UnipolarNRZ

UnipolarNRZ

HDB-3

HDB-3

HDB-3

HDB-3

UnipolarNRZOut 4 Buffer

Memory

UnipolarNRZ

CMI

HDB-3

UnipolarNRZ

Input

PLLClock Tulis

Clock Baca

PLL Clock Tulis

Clock Baca

PLL Clock Tulis

Clock Baca

PLL Clock Tulis

Clock Baca

PembangkitFrekwensi

Clock

88


Sinyal in HDB-3CMI diubah menjadi sinyal Unipolar NRZ; kemudianclock dan informasi dipisahkan. Informasi akan didemultiplex menjadi 4 deretan sinyal paralel, dan diteruskan ke BM masing-masing.Clock digunakan sebagai clock pembanding pada pembangkit frekwensiclock, dan kemudian digunakan untuk menuliskan (menyimpan) informasi kedalam buffer memori, disebut clock tulis; dan mentriger PLL untuk membangkitkan Clock Baca.Informasi yang disimpan didalam buffer memori akan dibaca (dikeluarkan) oleh clock baca yang dibangkitkan Phase Locked Loop (PLL), disebut clock baca.Informasi yang dikeluarkan dari buffer memori diteruskan ke konverterUnipolar NRZ/HDB-3, untuk diteruskan ke tingkat berikutnya.

89


90


91


92


Mengubah sinyal unipolar HDB-3 menjadi NRZ untuk mux order-2 dan order-3.Mengubah sinyal unipolar CMI menjadi NRZ untuk mux order- 4.

93


94


95


96


Sinyal unipolar NRZ disimpan (dituliskan) kedalam Buffer Memory (BM) oleh clocktulis.Saat beirkutnya sinyal tersebut dikeluarkan (dibaca) dari BM oleh clock baca; dan kemudian diteruskan ke konverter unipolar NRZ/HDB-3..

97


98


99


100


101


102


103


BUKU-1 MUX PDH

Documents