56013779 Monografia PDH y SDH

MONOGRAFA

Jerarq uas Digitales PDH y SDH

Autor: Ing. Senia Abad Rodrguez.

Facultad de Elctrica.

ISPJAE.

Introduccin.

Independientemente de que prcticamente todas las centrales o nodos de conmutacin trabajan con flujos primarios E1 a la entrada, es muy frecuente que la transmisin para la comunicacin entre centrales que unir ciudades, regiones y naciones, se realice a velocidades mayores que la proporciona este flujo E1 de 2 Mbps.

Estn definidas entonces las diferentes Jerarquas Digitales que establecen las distintas velocidades de transmisin digitale que son preferidas o permitidas. Se define una Jerarqua Digital como un flujo digital que contiene multiplexado en su interior otros flujos digitales de una tasa inferior.

1.- Jerarqua Digital Plesicrona (PDH).

En la dcada del 60 se populariza la primera de las tcnicas de Transmisin Digital para altas velocidades , la Jerarqua Digital Plesicrona , en ingls Plesiochronus Digital Hierarchy (PDH).

El siguiente esquema muestra las diferentes jerarquas o velocidades PDH utilizadas en diferentes regiones.

Figura 1. : Jerarquas digitales plesicronas.

Las seales de baja velocidad que se unen, reciben el nombre de afluentes o tributarios y la seal resultante se conoce como seal compuesta o agregada.

Estos sistemas multiplex requieren una seal de alineacin de trama para recuperar el sincronismo de trama en el receptor. Tambin, emplean una secuencia de bits indicadores de relleno para gestionar la capacidad de transmisin adicional y asegurar que las desviaciones del reloj no produzcan deslizamientos.

De esta manera, la velocidad binaria de cada sistema de orden jerrquico superior es aproximadamente el 1% mayor que la suma de las velocidades tributarias, perdindose la transparencia necesaria para un acceso directo a las seales digitales de niveles jerrquicos inferiores.

La Multiplexacin de estas seales pueden seguir dos variantes , aunque para la transmisin solo se usar una de ellas y es la Recomendacin G- 742 Equipo multiplex digital de segundo orden

1.2 Estructura de la trama PDH

Para evitar tener que sincronizar tambin a los multiplexores de orden superior, la multiplexacin de tributarios a niveles jerrquicos superiores obedece a un esquema bastante distinto, es decir, los multiplexores de orden superior funcionan en forma plesicrona.

Estos sistemas utilizan tcnicas de relleno (justificacin) para compensar las ligeras desviaciones de velocidad, proporcionando una capacidad de transmisin un poco mayor que la requerida por la seal afluente.

Las fluctuaciones de la velocidad real de los afluentes se deben a variaciones del tiempo de propagacin , fenmenos transitorios y fluctuaciones de baja frecuencia, entre otras causas. Por eso, tales seales son plesicronas, es decir, casi sincrnicas. El exceso de capacidad de transmisin se rellena con bit vacos que son declarados como tales para poder extraerlos durante el demultiplexado sin prdida de informacin. La decisin de transmitir datos o bits de relleno para ocupar la capacidad suplementaria depende de la relacin entre las frecuencias de reloj del sistema tributario y del multiplexor.

La Recomendacin G.742 del CCITT regula la formacin del multiplex de segundo orden para el sistema G.732 ( jerarqua europea ).

La siguiente figura muestra la estructura de trama a 8 448 kbit/s con relleno positivo, donde se multiplexan 4 tributarios primarios a 2 048 kbit/s.

Cn : bits de control de relleno del tributario n.

Sn : bits de oportunidad de relleno del tributario n.

Figura 3 : Estructura de trama PDH a 8 448 kbit/s

La trama se divide en cuatro segmentos iguales de 212 bit. El primero comienza con la seal de alineacin de trama FAS (bit 1 a 10) . El bit 11 (A) puede emplearse para transmisin de alarmas, mientras que el 12 (N) se reserva para uso nacional. Los 200 bits restantes del primer segmento son bits tributarios y se entrelazan cclicamente .

Cada uno de los tres segmentos siguientes de la trama comienza con cuatro bits de control de relleno (C1, C2, C3 y C4) . Uno de ellos en cada segmento se asigna a un sistema tributario e indica si se emiten datos o bits de relleno inmediatamente tras los bits de control de relleno del ultimo segmento de trama.

Cuando el bit Sn contiene informacin, los bits Cn correspondientes toman el valor 0 y cuando el bit Sn es relleno, los bit Cn toman el valor 1, indicando al demultiplexor que ese bit debe ser saltado al recuperar los bits del tributario.

Los bits de control de relleno C se protegen contra errores repitindose tres veces en la trama (decisin por mayora), ya que dejar de reconocer un relleno implicara un slip de un bit en el tributario demultiplexado, con la consiguiente prdida de sincronismo en el equipo demultiplexor de primer orden .

Dentro de esta lnea jerrquica, la Recomendacin G.751 especifica los multiplex de orden superior. Todos ellos adoptan mtodos de relleno positivo y de multiplexado con entrelazado binario cclico en una estructura de trama similar al multiplex digital de segundo orden mencionado anteriormente. Las siguientes figuras ilustran las estructuras de tramas de 39 Mbit/s y 140 Mbit/s :

Figura 4 : Estructura de trama PDH a 34 Mbit/s

Figura 5 : Estructura de trama PDH a 140 Mbit/s

El siguiente cuadro establece una comparacin entre los niveles superiores de la jerarqua plesicrona:

NIVEL JERRQUICO 2 3 4Velocidad binaria de lnea (kbit/s) 8 448 34 368 139 264Tolerancia de la velocidad (ppm) 30 20 15Longitud de la trama (bit/trama) 848 1 536 2 928Bits de la FAS, alarmas y reservados por trama 12 12 16Cantidad de bits C por trama 12 12 20Cantidad de bits S por trama 4 4 4Bits de informacin por trama 820 + 4S 1 508+4S 2 882+4SBits de informacin por trama por afluente 205 a 206 377 a 378 722 a 723Duracin de la trama (seg) 100,378.. 44,6927 21,0248Cdigo de transmisin empleado HDB3 HDB3 CMI

Figura 6 : Principales caractersticas de los niveles superiores de la jerarqua PDH

En general, las caractersticas de la jerarqua digital plesicrona PDH pueden resumirse de la siguiente manera :

Existen dos jerarquas : una, basada en la velocidad de 1 544 kbit/s empleada en EUA y Japn, y la otra, basada en 2 048 kibit/s usada en Europa y en el resto del mundo. Tambin estn normalizadas las interacciones entre ellas.

En caso de ser insuficiente la capacidad de lnea de los sistemas bsicos, es necesario pasar a niveles ms altos en la jerarqua. En el estndar europeo las velocidades jerrquicas de niveles superiores se obtienen por la multiplexacin plesicrona de grupos de cuatro tributarios provenientes del nivel jerrquico inferior. La tcnica de multiplexacin se conoce como pulse stuffing o pulso de relleno.

En el primer nivel la multiplexacin es orientada a octetos, los espacios de carga estn intercalados byte a byte, mientras que en los niveles superiores segundo, tercero y cuarto, la multiplexacin es orientada a bit, es decir, los tributarios estn intercalados bit a bit.

Cada nivel jerrquico tiene una seal de alineacin de trama especfica, para obtener el sincronismo de trama.

La duracin de las tramas es diferente en cada nivel jerrquico.

La creciente evolucin hacia sistemas ms flexibles, la aparicin de los cross-connect y la necesidad de una gestin de red ms eficiente, entre otras cosas, ponen de manifiesto las limitaciones de los sistemas plesicronos, que se mencionan a continuacin :

1. Proceso de multiplexacin/demultiplexacin muy complejo: Las seales de alto nivel jerrquico deben formarse a partir de cuatro tributarios de nivel inferior, por lo que para formar la trama de cuarto nivel, deben estructurarse previamente las tramas del segundo y tercer nivel. Despus de la primera justificacin se pierde la posibilidad de recobrar facilmente un canal individual a 64 kbit/s pues hay que demultiplexar la seal a travs de todos los niveles intermedios. Si a lo largo de una ruta se necesita acceder a un tributario, hay que realizar la demultiplexacin completa del mismo. Todo esto representa un mayor costo en los equipos necesarios correspondientes a estas funciones.

2. Dificultad en la gestin de red : La capacidad auxiliar de bits de servicio es mnima, los canales de servicio solo alcanzan para un limitado transporte de alarmas, impidiendo la existencia de un estndar que permita su uso generalizado.

3. Ausencia de estndares para los equipos de lnea : Como no hay estndares para los equipos de lnea, estos son diseados especficamente por cada fabricante.

4. Capacidad limitada de transporte : A la velocidad mxima definida por el CCITT para la jerarqua PDH europea (139 264 kbit/s) se pueden transportar hasta 1920 canales tiles de 64 kbit/s, lo cual no satisface las demandas actuales de los sistemas de comunicaciones.

2.- INTRODUCCION A LOS SISTEMAS SDH

Existen mltiples razones que impulsan la introduccin de una nueva jerarqua digital sncrona. Por ejemplo, se necesitan sistemas de transmisin con alta capacidad de canales para satisfacer la demanda siempre creciente de las comunicaciones. Tambin, los costos de la conversin entre las distintas jerarquas plesicronas son muy elevados. Todo esto unido a las dems limitaciones conocidas de los sistemas plesicronos en general, ha llevado al estudio e introduccin de una nueva jerarqua digital: la jerarqua digital sncrona.

La tcnica de multiplexacin sincrnica fue normalizada en EUA en el ao 1985, en respuesta a la demanda de interfaces estandarizadas y para facilitar el acceso a las seales dentro de las tramas. Esta tcnica se denomin SONET (Synchronous Optical NETwork) y estaba orientada en principio a satisfacer las necesidades de los sistemas de transmisin de los EUA .

Posteriormente, basndose en dichas normas estadounidenses sobre una red ptica sincrnica SONET, el CCITT defini las Recomendaciones G.707, G.708 y G.709 en Noviembre de 1988, en las cuales se introduce una norma mundial sobre la jerarqua digital sncrona. Estas Recomendaciones establecen una norma unitaria que tiene en cuenta tanto la jerarqua plesicrona europea con una velocidad binaria bsica de 2 048 kbit/s como la jerarqua plesicrona norteamericana con velocidad bsica de 1 544 kbit/s.

La nueva norma definida en dichas Recomendaciones se denomina Synchronous Digital Hierarchy (SDH) o Jerarqua Digital Sncrona (JDS) y es una forma novedosa de multiplexar las seales digitales aprovechando los avances de la microelectrnica de los ltimos aos.

La jerarqua SDH se caracteriza por tener una estuctura de trama organizada en octetos, es decir, los espacios de carga de los tributarios estn intercalados byte a byte. La duracin de la trama es uniforme (125 seg), repitindose 8000 veces por segundo, por lo que cada byte del espacio de carga tiene capacidad para transportar un canal a 64 kbit/s (8 kHz X 8 bit). Adems, la SDH incluye un proceso de justificacin para lograr adaptacin de velocidad mediante la utilizacin de punteros que sealan el inicio de las tramas de las seales tributarias dentro del rea de carga til, manejando as eventuales diferencias de velocidad entre la seal tributaria (contenedor virtual) y el espacio de carga (unidad tributaria o unidad administrativa).

Otra caracterstica de la SDH es poseer una tara (overhead) muy grande que permite la designacin de varios canales de gran capacidad para funciones de supervisin, operacin, mantenimiento y gestin de los elementos de la red.

Tambin es muy importante la relacin de la jerarqua sncrona con las actuales redes plesicronas para lograr un desarrollo progresivo de los sistemas de transmisin digital existentes. En comparacin con la jerarqua PDH, la SDH ofrece las siguientes ventajas:

Normas de alcance mundial : Las velocidades de la SDH permiten la transmisin de seales a travs de las fronteras internacionales sin cambiar de norma. Las seales tributarias se adaptan a las velocidades sncronas mediante un procedimiento de entramado que permite utilizar sistemas y vas de comunicacin estandarizados. De esta forma, la SDH complementa a las dos jerarquas plesicronas existentes, brindando la posibilidad de transportar y mezclar seales de diferentes jerarquas PDH.

Tcnicas de multiplexacin/demultiplexacin simplificadas : El proceso de multiplexacin es mucho ms directo gracias a la utilizacin de punteros que permiten la localizacin fcil y directa de las seales tributarias dentro de la seal de lnea, posibilitando el acceso directo a los afluentes de menor velocidad, sin necesidad de multiplexar/demultiplexar la seal completa de alta velocidad. Los multiplexores poseen funciones de insercin y extraccin para tributarios plesicronos de todos los niveles.

Interfaces normalizadas : La interfaz ptica de lnea est estandarizada para todos los niveles SDH, mientras que la interfaz elctrica solo est especificada para el primer nivel (STM-1), por lo que hay equipos que ni siquiera poseen interfaz elctrica. La normalizacin a escala internacional de la interfaz para la SDH elimina la proliferacin de interfaces digitales, logrando una compatibilidad elctrica y ptica entre los equipos de los distintos proveedores.

De esta manera, los fabricantes podrn ofrecer los componentes de los sistemas a precios ms bajos gracias a la unificacin del mercado mundial, la estandarizacin de los procesos y la integracin de funciones que conducen a la reduccin del costo de los equipos de transmisin. Mayor rentabilidad : La transmisin de seales a travs de fibras pticas monomodo en la gama de 1300 a

1550 nm permite alcanzar distancias de hasta 100 Km sin regenerar la seal. Una sola fibra ptica a 2,5 Gbit/s posee una capacidad de 30 240 canales de usuario a 64 kbit/s.

Servicios de banda ancha : La capacidad de transmisin que ofrece la trama de la jerarqua SDH, permite la transmisin de seales de banda ancha.

Las redes de banda ancha pueden transportar seales de televisin de alta definicin (HDTV), videoconferencias y otras aplicaciones digitales de alta velocidad y pueden conectarse a redes de rea local (LAN), redes de rea metropolitana (MAN) y a la Red Digital de Servicios Integrados de banda ancha (B-ISDN). Tambin, la SDH est preparada para servir de base al Modo de Transferencia Asincrnico (ATM).

Capacidades mejoradas de operacin, administracin, mantenimiento (OAM) y de gestin de red : El empleo de canales auxiliares y bits de control normalizados permite la supervisin y mando a distancia de los elementos de red (NE :Network Element), localizacin de averas, etc, as como una gestin automtica y centralizada de toda la red de transmisin.

Redes ms flexibles : La utilizacin de equipos como los multiplexores de insercin/extraccin (Add & Drop Multiplexers: ADM) y transconectores digitales (Digital Cross-Connect: DXC) posibilita la realizacin de redes mucho mas flexibles.

Por otro lado, debido a que la jerarqua SDH debe establecerse a partir de la red plesicrona existente, hay que tener en cuenta ciertas dificultades que se presentan, sobre todo durante el perodo de instalacin y de transicin de PDH a SDH:

En primer lugar, existen ciertas incompatibilidades con las redes actuales. Los cross-connect o transconectores de las actuales redes PDH no son directamente compatibles con la SDH.

En segundo lugar, la planificacin de una red flexible SDH es totalmente diferente a la planificacin de una red PDH. Por ejemplo, los enlaces SDH son de alta velocidad, lo cual implica tener consideraciones especiales en cuanto al medio de transmisin para asegurar un determinado nivel de proteccin.

Tambin, es necesario disponer de una estrategia adecuada de transicin de PDH a SDH.

Durante el perodo de transicin se produce un aumento en los costos de la administracin de la red causado por la mezcla de equipos sincrnicos y plesicronos.

Otro aspecto importante es la necesidad de una gestin de red eficiente (TMN: Telecommunications Managment Network) para sacarle el mximo provecho a la nueva jerarqua. La flexibilidad de los trayectos en las redes SDH solo puede aprovecharse correctamente con un buen sistema de gestin computarizado.

Finalmente, la tara de seccin es excesivamente grande por criterios de compatibilidad que influyeron en que no se buscara ahorrar ancho de banda digital al definir las tramas, por lo que las tramas de SDH poseen un "overhead" muy grande. Esto no constituye ningn problema para la transmisin por fibra ptica, pero en la transmisin por radio impuso ciertas limitaciones que fueron solucionadas con los modems actuales.

La Recomendacin G.707 del CCITT define las velocidades binarias de la SDH. En la siguiente tabla se muestran los niveles jerrquicos del estndar SDH y su homlogo norteamericano SONET.

El primer nivel de la jerarqua recomendada por el CCITT se denomina STM-1 (Synchronous Transport Module - first order) y posee una velocidad de 155,52 Mbit/s.

Las velocidades binarias de los niveles superiores de la jerarqua digital sncrona son mltiplos enteros de la velocidad binaria del primer nivel y dichos niveles superiores se denominan por el correspondiente factor de multiplicacin de la velocidad del primer nivel (a diferencia de la jerarqua plesicrona, donde la velocidad binaria de cada nivel es igual a la suma de la velocidad de los tributarios ms la velocidad adicional requerida para informacin de trama y relleno).

Tambin fue necesario adoptar una velocidad menor para los sistemas de transmisin basados en tecnologas radioelctricas y de satlite que no estn diseados para transmitir seales STM-1.

En estos casos se adopt la velocidad de 51 840 kbit/s equivalente al primer nivel de SONET (STS-1: Synchronous Transport Signal), aunque esta velocidad no representa ningn nivel de la SDH. Ya en la actualidad los sistemas de transmisin por radio que emplean microonda digital pueden transmitir fcilmente la trama bsica STM-1 de SDH.

STM-N (TRAMA SDH) VELOCIDAD(KBIT/S)

STS-N (TRAMA SONET)

Transmisin por radio y satlite 51 840

STS-1

STM-1 155 520

STS-3

--------- 466 560

STS-9

STM-4 622 080

STS-12

--------- 933 120

STS-18

--------- 1 244 160

STS-24

--------- 1 866 240

STS-36

STM-16 2 488 320

STS-48

STM-64 9 953 280

STS-192

Figura 7 : Niveles jerrquicos de SDH y SONET

Actualmente los fabricantes ya estn desarrollando equipos para operar a las mayores velocidades STM-64 y STS-192 .

2 . 1 Estructura de la trama SDH

El CCITT, en su Recomendacin G.708, especifica los principios generales y la estructura de trama en la interfaz de nodo de red (NNI :Network Node Interface) para la jerarqua digital sncrona, describiendo las caractersticas lgicas de la interfaz mediante la estructura y el significado del flujo binario en la NNI, eliminando de esta forma los problemas de incompatibilidad entre redes.

Las caractersticas fsicas, elctricas y pticas de la NNI estn contenidas en las Recomendaciones G.703 y G.957. La trama SDH en su conjunto se denomina Mdulo de Transporte Sncrono de orden N (MTS-N) o Synchronous Transport Module of N order (STM-N), donde N puede tomar los valores 1, 4 y 16 segn el nivel jerrquico.

La estructura de trama STM-N se muestra en la siguiente figura. Ntese que el elemento ms pequeo es el octeto:

Figura 8 : Estructura de trama STM-N

La figura rectangular es solamente un medio de representar la trama STM-N de manera compacta y ordenada. El dibujo en forma de matriz puede crear la idea errnea de que las lneas son transmitidas en paralelo.

En realidad, los bytes se transmiten secuencialmente en serie uno tras otro, de izquierda a derecha y de arriba hacia abajo, desde el primer byte de la primera fila hasta el ltimo byte de la ltima fila.

Por ejemplo, en el caso de la trama STM-1 se transmiten 9 bytes de la tara de seccin, luego otros 261 bytes de la carga til y as sucesivamente. En cada octeto el bit ms significativo (bit 1) est a la izquierda, y es el que se transmite primero.

En el presente captulo se explica la trama primaria bsica STM-1 por su relativa sencillez y representatividad frente a las tramas de orden superior STM-4 y STM-16.

La trama primaria STM-1 consta de 2430 octetos (270 columnas X 9 filas), tiene una duracin de 125 seg y se divide en tres sectores principales: -La tara de seccin.

-El puntero de unidad administrativa.

-La carga til o rea de datos del usuario.

2.1.1 Tara de seccin

Las filas 1 a 3 y 5 a 9 de las columnas 1 a 9 estn dedicadas a la Tara de Seccin (TS), en ingls Section OverHead (SOH). La tara de seccin (SOH) incluye octetos con informacin de sincronismo de trama, gestin, identificacin, etc.

Las filas 1 a 3 de la SOH (parte superior) se denominan Tara de Seccin de Regeneracin (TSR) o Regenerator Section OverHead (RSOH). Su contenido puede ser examinado y modificado por las estaciones terminales de una seccin multiplex y por los regeneradores de lnea.

Las filas 5 a 9 de la SOH (parte inferior) se denominan Tara de Seccin de Multiplexacin (TSM) o Mutiplexor Section OverHead (MSOH). Su informacin pasa de forma transparente a travs de los regeneradores, y solo puede ser accedida en los nodos de red o terminales de seccin multiplex.

En la figura se muestra la estructura y el contenido de la tara de seccin (SOH) de una trama STM-1, segn la Recomendacin G.708:

Figura 9 : Estructura y contenido de la tara de seccin

La existencia de tantos bytes "en blanco" se debe a la compatibilidad con el estndar SONET norteamericano. La trama bsica de SONET es exactamente la tercera parte de la trama bsica STM-1 de SDH, o sea, la trama STM-1 es compatible con la segunda jerarqua de la red SONET: STS-3.

Los octetos de la SOH tienen el siguiente significado:

-A1 (11110110) y A2 (00101000) : Octetos de alineacin de trama. Cada elemento de red localiza la trama STM-1 a travs de una secuencia repetitiva en la trama, que es la seal de alineacin de trama, cuyo contenido es fijo. Las palabras de alineacin de trama A1 y A2 se repiten tres veces por compatibilidad con SONET.

-C1 : Identificador de STM-1 en STM-N. Este byte designa individualmente cada una de las N tramas bsicas STM-1 multiplexadas en una seal de lnea STM-N. Como cada seal STM-N se obtiene por multiplexacin sncrona de N tramas STM-1 por intercalado de bytes, en cada trama STM-N hay N bytes C1.

-B1: Octeto de paridad (BIP-8). Esta funcin es un cdigo de paridad con entrelazado de bits 8 (PEB-8), o bit interleaved parity-8 (BIP-8). Se utiliza para la supervisin de errores en la seccin de regenerador. Este byte contiene el resultado del clculo de paridad vertical (longitudinal) efectuado sobre todos los bits de la trama STM-N anterior.

Todos los bytes de la trama STM-N anterior pasan por un registro que al final calcula una palabra de 8 bits, de forma tal que el nmero de bits 1 total en cada posicin de la 1 a la 8 sea par. El clculo se realiza despus de la aleatorizacin de la trama anterior, y el octeto B1 se coloca antes de la aleatorizacin de la trama actual. El byte B1 es recalculado y analizado por todos los elementos de red, incluido los regeneradores, los cuales informan la deteccin de errores a los nodos en los extremos de la seccin, a travs del canal de usuario F1.

-E1, E2 : Canales de servicio. Estos octetos proporcionan canales de servicio para comunicaciones de voz y datos. El octeto E1 pertenece a la RSOH y puede ser accesado desde los regeneradores. El octeto E2 es parte de la MSOH y se puede tener acceso al mismo en los terminales de la seccin multiplex. -F1 : Canal de usuario. El octeto F1 est reservado para ser utilizado por usuarios como los operadores de red.

-D1...D12 : Canales de comunicacin de datos (CCD) para fines de gestin de red. Los canales de servicio digitales D1, D2 y D3 (en la RSOH) conforman un nico canal de 192 kbit/s definido como un CCD de seccin de regenerador al cual se tiene acceso mediante una interfaz V.11 o G.703 desde todos los elementos de red. Los canales de servicio D4 a D12 (en la MSOH) conforman un nico canal de 576 kbit/s definido como un CCD de seccin de multiplexor, el cual puede ser accesado a travs de una interfaz V.11 o G.703 desde los multiplexores.

-B2 : Octetos de paridad (PEB-Nx24). Los octetos B2 contienen un cdigo de paridad con entrelazado de bits Nx24 (BIP-Nx24) similar al octeto B1 de paridad vertical par, y se utiliza para la supervisin de errores en la seccin de multiplexor. La paridad BIP-Nx24 se calcula para todos los bits de la trama STM-N anterior, excepto las tres primeras filas de la SOH (RSOH) pues el contenido de estas filas puede ser alterado por los regeneradores intermedios y B2 solo es analizado en los extremos multiplexores.

El clculo de paridad B2 es diferente al clculo de paridad B1 ya que el octeto B1 es un solo byte para cualquier seal STM-N, mientras que los octetos B2 son tres bytes por cada seal STM-1. Para calcular B2, se hace una columna de grupos de tres bytes para cada trama STM-1, exceptuando la RSOH, y se calcula una palabra de paridad par similar al clculo de B1, pero en este caso el resultado es una palabra de 24 bits (3 bytes) para cada trama STM-1. Este resultado se coloca en los octetos B2 antes de la aleatorizacin, y es compatible con el calculado por separado sobre tres seales STS-1 de SONET.

-K1, K2 : Canales de conmutacin de proteccin automtica (CPA) o Automatic Protection Switching (APS). Estos octetos se asignan para sealizacin y mando del sistema de proteccin que controla los equipos de reserva.

Especficamente, el octeto K2 transporta dos tipos de seales de mantenimiento de seccin de multiplexacin : la seal de indicacin de alarma (AIS : Alarm Indication Signal) y la seal de fallo de recepcin en el extremo distante (FERF : Far End Receive Failure).

La seal de indicacin de alarma (AIS) es una seal que se enva hacia el destino para indicar que se ha detectado un fallo hacia el origen y se ha enviado la alarma. La AIS de seccin de multiplexacin se activa poniendo tres unos 111 en los bits 6, 7 y 8 del octeto K2 despus de la desaleatorizacin.

El fallo de recepcin en el extremo distante (FERF) de seccin de multiplexacin se utiliza para devolver una indicacin al extremo transmisor de que el extremo receptor ha detectado un fallo de seccin entrante o est recibiendo una AIS de seccin. El FERF se indica con el cdigo 110 tambin en las posiciones 6, 7 y 8 del octeto K2 despus de la desaleatorizacin.

-Z1, Z2 : Canales de reserva. Estos octetos pueden tener distintas funciones segn el fabricante.

-X : Octetos no aleatorizados, su contenido debe tratarse con precaucin.

-N : Octetos reservados para uso nacional.

El resto de los octetos sin designacin estn reservados para futuras normalizaciones internacionales.

La seal STM-N debe tener suficiente contenido de temporizacin de bits en la interfaz de nodo de red (NNI) para que el receptor pueda extraer el sincronismo de la seal STM-N que le llega. Esto se logra mediante el empleo de un aleatorizador que impide que se produzcan secuencias largas de unos o ceros.

El aleatorizador funciona de forma contnua en toda la trama STM-N, excepto en la primera fila de la tara de seccin (9 x N octetos, incluyendo los octetos de alineacin de trama A1 y A2) que no se aleatoriza. Por lo tanto, debe tenerse cuidado al seleccionar el contenido binario de los octetos reservados para uso nacional y que se excluyen del proceso de aleatorizacin (octetos NX), con el fin de evitar que se produzcan secuencias largas de unos o ceros y la consecuente prdida de sincronismo en el receptor.

2.1.2 Tara de trayecto

En la trama STM-1, el puntero de unidad administrativa indica el comienzo del contenedor virtual (VC : Virtual Container), VC-4 en este caso, dentro del rea de carga til. La primera columna del contenedor virtual se denomina Tara de Trayecto (TT) o Path OverHead (POH).

Los bytes restantes del contenedor virtual constituyen el contenedor (C : Container), que es la unidad bsica donde se empaquetan las seales tributarias.

Dicho de otra forma, las seales tributarias se acomodan para formar un contenedor (C) al cual se le aade una columna de 9 octetos como tara de trayecto (POH) para conformar un contenedor virtual (VC). Este contenedor virtual, junto con el puntero, constituyen una unidad administrativa (AU : Administrative Unit) o una unidad afluente (TU : Tributary Unit) segn sea el caso. Varias unidades afluentes (TU) forman un grupo de unidades afluentes (TUG : Tributary Unit Group) que se renen a su vez en un contenedor virtual de orden superior.

Por ltimo, la unidad administrativa (AU) unida a la tara de seccin (SOH) conforman el STM-1.

La tara de trayecto (POH) permite la integridad de la comunicacin entre los puntos donde se ensamblan y desensamblan los contenedores virtuales (VC). A lo largo de todo el trayecto, la tara de trayecto (POH) est unida a la informacin de usuario.

Existen dos tipos de tara de trayecto: -Tara de trayecto de orden superior (en los VC-3 y VC-4). -Tara de trayecto de orden inferior (en los VC-1 y VC-2).

La estructura de la tara de trayecto (POH) de orden superior (en los VC-3 y VC-4) se muestra a continuacin:

Figura 10 : Estructura de la tara de trayecto de orden superior

Los nueve bytes de la tara de trayecto (POH) de orden superior cumplen varias funciones, segn la Recomendacin G.709:

-J1 : Traza de trayecto de VC-3 y VC-4. Este es el primer octeto del contenedor virtual (VC) y su ubicacin se indica mediante el puntero. Este byte se utiliza para transmitir de forma repetitiva un identificador de trayecto de orden superior consistente en una secuencia que puede ser de 64 octetos o, conforme a la Recomendacin E.164, de 16 octetos.

En las fronteras internacionales solo se emplea el formato de la Recomendacin E.164 de 16 octetos, en el cual se incluye el resultado de un clculo de CRC-7 sobre la trama anterior, entre otras cosas. El identificador de trayecto J1 le permite al terminal que recibe un trayecto verificar la continuidad de su conexin con el transmisor deseado.

-B3 : Octeto de paridad (PEB-8). Este octeto se asigna para la deteccin de errores de trayecto, y consiste en un cdigo de paridad vertical par con entrelazado de bits 8 (BIP-8) similar al octeto B1 de la RSOH. El clculo del BIP-8 de trayecto se efecta antes de la aleatorizacin sobre todos los bits del VC-3 o VC-4 anterior, y se coloca en el octeto B3 del contenedor virtual (VC) en rigor tambin antes de la aleatorizacin.

-C2 : Etiqueta de seal o Identificador de carga del contenedor virtual (VC). Indica la composicin de la carga til del contenedor virtual (VC). Segn el cdigo hexadecimal que aparezca en este octeto, ser el tipo de carga: no ocupado (sin equipar), ocupado con un tributario plesicrono (34.368 kbit/s, 139.264 kbit/s, etc), ocupado con clulas ATM, etc.

-G1 : Estado del trayecto. Se utiliza para intercambio de informaciones tales como alarmas y errores remotos entre los extremos del trayecto de VC-4. Este octeto permite controlar el estado y funcionamiento del trayecto dplex completo en cualquier punto del mismo, incluyendo los extremos.

Dentro del octeto G1 se transmiten dos seales de mantenimiento de trayecto : el error de bloque en el extremo distante (FEBE : Far End Block Error) y el fallo de recepcin en el extremo distante (FERF) de trayecto.

Los bits 1 a 4 constituyen la seal de error de bloque en el extremo distante (FEBE), la cual indica la cantidad de bloques de paridad detectados con errores utilizando el cdigo BIP-8 de trayecto (B3). Esta seal tiene nueve valores vlidos (de 0 a 8) que indican la cantidad de bloques errneos, los siete restantes valores se interpretan como cero errores.

El bit 5 transporta la seal de fallo de recepcin en el extremo distante (FERF) de trayecto. Este bit se activa en 1 cuando se detecta una AIS de trayecto, un fallo de la seal o alguna otra discrepancia en el extremo receptor distante. La AIS de trayecto (de TU y AU) se especifica poniendo UNOS en toda la TU o AU, includo el puntero correspondiente.

Los bits 6, 7 y 8 del octeto G1 no se utilizan. -F2: Canal de usuario del trayecto. Se asigna para fines de comunicacin de usuario entre elementos de trayecto, para monitorizacin extremo a extremo.

-H4: Indicador de posicin de multitrama. Este octeto se relaciona con el nivel ms bajo de la estructura de multiplexacin. Identifica la fase de trama del siguiente contenido til de VC-3 y VC-4 cuando contienen unidades afluentes bajas que se repiten cada 500 seg (cada 4 tramas STM-1). Su accin se ejemplifica en la figura 2.18 del epgrafe 2.2 de estructura de multiplexacin.

-Z3: Canal de usuario de trayecto.

-Z4: Octeto de reserva sin definir.

-Z5: Octeto de operador de red. Este octeto est asignado para fines de gestin de red.

La tara de trayecto (POH) de los contenedores virtuales de orden inferior (VC-1 y VC-2) se denomina tara de trayecto (POH) de orden inferior y est constituida por un solo byte: V5.

El octeto V5 es el primero de la multitrama y su posicin se indica en el puntero correspondiente. Este octeto comprende funciones de comprobacin de errores, identificacin de carga y estado de trayecto para los VC-1 y VC-2, de forma anloga a las funciones de la tara de trayecto de orden superior .

La asignacin de bits del octeto V5 (POH de orden inferior) se ilustra en la figura :

Figura 11 : Estructura de la tara de trayecto de orden inferior

Los bits 1 y 2 se utilizan para el control de errores, mediante un cdigo de paridad par BIP-2. El bit 1 completa la paridad par en todos los bits de posicin impar dentro del VC-1 o VC-2 anterior, mientras que el bit 2 lo hace con los de posicin par.

El bit 3 constituye la indicacin de error en el extremo distante (FEBE) de trayecto de VC-1 / VC-2 que se activa en 1 y se enva hacia el transmisor si se detecta al menos un error mediante el BIP-2.

El bit 4 no se utiliza.

Los bits 5 a 7 transportan la etiqueta de seal de VC-1 / VC-2, cuyo valor indica la composicin de la carga til de los mismos (similar al octeto C2 de la POH de orden superior).

El bit 8 es una indicacin de fallo de recepcin en el extremo distante (FERF) de trayecto de VC-1 / VC-2. Este bit se activa en 1 si se est recibiendo una AIS de trayecto o una condicin de fallo de seal.

2.1.3 Puntero

La cuarta lnea de la trama STM-1 contiene el puntero de la unidad administrativa de cuarto orden (AU-4). Este puntero permite la alineacin flexible y dinmica del contenedor virtual (VC) dentro del rea de unidad administrativa (AU), para que el contenedor virtual (VC) pueda "flotar" dentro de la unidad administrativa (AU) absorbiendo las diferencias de fase entre ambos.

El puntero de AU-4 esta compuesto por octetos H1, H2 y H3, como muestra la figura:

1* : octetos todos UNOS Y : 1001SS11 (bits S sin especificar)

Figura 12 : Puntero de AU-4

La codificacin del puntero se ilustra en la siguiente figura :

Figura 2.7 : Codificacin del puntero de AU-4

El valor del puntero est contenido en los octetos H1 y H2, los cuales forman una palabra de 16 bits. Los ltimos 10 bits (bit 7 a 16) forman un nmero binario que constituye el valor del puntero, el cual indica la posicin del inicio del VC-4 (posicin del octeto J1) dentro del rea de carga AU-4, siendo esta posicin la diferencia en incrementos de tres octetos entre las posiciones del ltimo octeto del puntero y el primer octeto del VC-4.

De esta manera, la posicin 0 es el primer byte que le sigue al puntero (fila 4, columna 10), la posicin 1 es el cuarto byte despus del puntero (fila 4, columna 13), y as sucesivamente. Luego, como el rea de carga tiene 261 x 9 = 2349 bytes, existen 2349 / 3 = 783 posiciones, o lo que es lo mismo, el puntero toma valores binarios entre 0 y 782.

Los tres octetos H3 constituyen un rea de carga extra que se utiliza como oportunidad de justificacin negativa. La oportunidad de justificacin positiva corresponde a la posicin 0, es decir, a los tres bytes siguientes a los bytes H3.

La alineacin del puntero puede ser necesaria en caso de variaciones de fase entre la red local y el trfico internacional (entre los VC y la trama superior). Estos defasajes pueden ser producidos por variaciones del tiempo de propagacin en el medio de transmisin, o por ramales de la red no sincronizados con el reloj.

Si la velocidad de trama del VC-4 es ms lenta que la de la AU-4 generada localmente donde debe ser copiado, la alineacin del VC-4 debe retroceder, incrementndose en uno el valor del puntero. Esta operacin se realiza cuando el defasaje acumulado alcanza 24 bits (3 octetos).

El incremento del puntero se indica mediante la inversin de los cinco bits I de la palabra del puntero para permitir una votacin de mayora de cinco bits en el receptor, avisndole que aparecern tres octetos de justificacin positiva (que no contienen informacin) inmediatamente despus del ultimo octeto H3 de la trama

que contiene los bits I invertidos. Los punteros de las prximas tramas tendrn el nuevo valor resultado del incremento en uno, correspondiente a la nueva posicin del inicio de los VC-4.

El proceso de incremento de punteros (justificacin positiva) se muestra en la figura :

Figura 13 : Proceso de incremento de punteros

Si por el contrario, la velocidad de trama del VC-4 es mayor que la de la AU-4, la alineacin del VC-4 debe avanzar, decrementndose el valor del puntero. Esta operacin tambin se realiza cuando el desfasaje acumulado alcanza 24 bits (3 octetos).

El decremento del puntero se indica mediante la inversin de los cinco bits D de la palabra del puntero para permitir una votacin de mayora de cinco bits en el receptor, avisndole que aparecern tres octetos de justificacin negativa (que contienen informacin del VC-4) en el rea de los bytes H3 de la trama que contiene los bits D invertidos.

Los punteros de las prximas tramas tendrn el nuevo valor resultado del decremento en uno, correspondiente a la nueva posicin del inicio de los VC-4.

El proceso de decremento de los punteros se muestra en la prxima figura.

En ambos casos (incremento y decremento), el puntero solo puede ser modificado tras previo aviso cada cuatro tramas, y en las tres tramas intermedias el valor del puntero debe permanecer constante, lo cual significa que se permiten como mximo 2 000 acciones de puntero por segundo.Los cuatro primeros bits (1 a 4) de la palabra del puntero constituyen la Bandera de Nuevos Datos (BND) o New Data Flag (NDF). Esta bandera permite un cambio arbitrario del valor del puntero debido a un cambio del contenido til.

La operacin normal de la NDF se indica mediante el cdigo 0110 , y se activa invirtiendo sus bits a 1001 para indicar un proceso de nueva sincronizacin que concluye cuando el extremo receptor reconoce el valor del puntero durante cuatro tramas. La NDF solo aparece activada en la primera trama que contiene los nuevos valores.

Figura 14 : Proceso de decremento de punteros

Los bits S asumen el valor fijo 10 excepto en la indicacin de concatenacin y de puntero nulo, donde toman valores no especificados (Para ms informacin ver Recomendacin G.709 del CCITT).

Tambin puede emplearse una estructura encadenada de punteros : el puntero de AU-4 indica el comienzo del VC-4, y dentro del VC-4 hay otros punteros en lugares fijos marcando el comienzo de los tributarios de menor orden.

De esta manera es posible insertar libremente canales de datos en la trama STM-1, pues la tcnica de puntero permite localizar y accesar directamente a cada canal de datos en todas las tramas STM-1 sin necesidad de multiplexar / demultiplexar hasta los niveles inferiores.

El puntero de las unidades afluentes (TU) es similar al de la AU-4 y est compuesto por los octetos V1, V2, V3 y V4.

Los octetos V1 y V2 se definen de forma anloga a los octetos H1 y H2, formando una palabra de puntero de 16 bits. De la misma forma, el octeto V3 y el adyacente a este constituyen la oportunidad de justificacin negativa y positiva respectivamente, pero en este caso es un solo byte de justificacin en vez de tres.

La principal diferencia entre ambos punteros radica en que los bytes V1, V2, V3 y V4 (este ltimo de uso reservado) que conforman el puntero de las TU se repiten cada 500 seg (al igual que la trama TU-12), y por consiguiente, dicho puntero tarda cuatro tramas VC-4 en completarse, de tal manera que en cada trama VC-4 solo se coloca un octeto Vn.

Tambin, el puntero de las TU contienen un nmero que indica donde se encuentra el inicio de la trama del VC-12 (byte V5) dentro del campo de carga til.

2.2 Estructura de multiplexacin sncrona de la jerarqua SDH

La Recomendacin G.709 del CCITT define la estructura de multiplexacin sncrona a partir de los afluentes plesicronos descritos en la Recomendacin G.702. Estos afluentes aparecen asociados a los contenedores C-x

correspondientes tal y como se muestra en la siguiente figura (tambin pueden incluirse otras seales, como por ejemplo ATM):

Figura 15 : Estructura de multiplexacin sncrona segn el CCITT (SDH y SONET)

Este esquema abarca la estructura de multiplexacin del ETSI (European Telecommunications Standard Institute) consistente en el SDH basado en la jerarqua PDH europea de velocidad primaria 2048 kbit/s, y la estructura de multiplexacin SONET basada en la jerarqua PDH norteamericana de velocidad primaria 1 544 kbit/s.

La estructura de multiplexacin del CCITT en su conjunto, evidencia la interrelacin existente entre el estndar SDH europeo y el SONET norteamericano, y es una muestra del esfuerzo realizado por establecer una norma nica donde coexistan ambas jerarquas sncronas : SDH y SONET.

Nosotros haremos mayor nfasis en la norma del ETSI, pues la jerarqua PDH ms proliferada en el mundo es la europea (2 048 kbit/s), adems de ser ms general y mejor pensada. La estructura de multipleaxacin sncrona segn el ETSI es la siguiente :

Figura 16 : Estructura de multiplexacin sncrona segn el ETSI (SDH)

En esta metodologa, la trama STM-1 est compuesta por una unidad administrativa de cuarto orden (AU-4) ms la tara de seccin (SOH).

Como ya se conoce, dicha unidad administrativa (AU-4) se divide en un puntero de AU-4 y en un contenedor virtual de cuarto orden (VC-4), el cual puede transportar una seal tributaria PDH de 140 Mbit/s, o puede estar

subdividida en tres reas iguales de carga intercaladas byte a byte, llamados grupos de unidades tributarias de tercer orden (TUG-3).

Cada TUG-3 puede contener una unidad tributaria de tercer orden (TU-3) o seguir subdividindose en siete grupos de unidades tributarias de segundo orden (TUG-2), las cuales a su vez se subdividen en tres unidades tributarias de primer orden / segunda velocidad (TU-12).

De esta forma, el TUG-3 se subdivide en 21 TU-12 intercalados byte a byte, cada una de las cuales tiene un puntero individual (formado por los octetos V1, V2, V3 y V4) que indica la posicin del comienzo (octeto V5) del contenedor virtual de primer orden / segunda velocidad (VC-12) dentro de su respectivo espacio de carga.

El VC-12, por su parte, est compuesto por la tara de trayecto (POH) de orden inferior (octeto V5) y el contenedor de primer orden / segunda velocidad (C-12) que puede transportar una seal tributaria PDH de 2048 kbit/s o incluso, canales individuales de N x 64 kbit/s.

En caso que el grupo de unidades tributarias de tercer orden (TUG-3) contenga una unidad tributaria de tercer orden (TU-3), la primera columna del TUG-3 estara ocupada por un puntero (H1, H2 y H3) que indicara el comienzo del contenedor virtual de tercer orden (VC-3) dentro del rea de carga del TUG-3. El VC-3 y la TU-3 tienen el mismo tamao y el primero est contenido dentro del segundo, por lo que la TU-3 se considera como un espacio de carga slido.

El VC-3 est compuesto por una tara de trayecto (POH) de orden superior y un contenedor de tercer orden (C-3) capaz de transportar una seal PDH de 34 Mbit/s o una de 45 Mbit/s correspondiente a la jerarqua norteamericana.

En la estructura de multiplexacin SONET, el rea de carga de la trama bsica STM-1 est subdividida en tres reas de carga intercaladas byte a byte, llamadas unidades administrativas de tercer orden (AU-3). En este caso existen tres punteros, cada uno asociado a un rea de carga.

La AU-3 consta de un contenedor virtual de tercer orden (VC-3) formado por un rea de carga y una tara de trayecto (POH) de orden superior, de manera similar al VC-4. Dicha rea de carga puede estar formada a su vez por un contenedor de tercer orden (C-3) similar al de la norma ETSI, o subdividirse en siete grupos de unidades tributarias de segundo orden (TUG-2) compuestas cada una por una unidad tributaria de segundo orden (TU-2).

Cada TU-2 contiene un puntero y un contenedor virtual de segundo orden (VC-2) que porta un contenedor de segundo orden (C-2) capaz de transportar seales PDH de 6 Mbit/s.

Los TUG-2 tambin pueden subdividirse en cuatro unidades tributarias de primer orden / primera velocidad (TU-11) con sus respectivos punteros. Las TU-11, adems de los punteros, constan de un contenedor virtual de primer orden / primera velocidad (VC-11), formado por una tara de trayecto (POH) de orden inferior y un contenedor de primer orden / primera velocidad (C-11) con capacidad para transportar una seal PDH de 1 544 kbit/s.

Para formar los niveles superiores STM-N, los grupos de unidades administrativas (AUG) se multiplexan mediante un simple entrelazado de octetos.

2.2.1 Ajuste de un tributario PDH de 140 Mbit/s dentro de una trama VC-4

Para acomodar un tributario PDH de 140 Mbit/s dentro de una trama VC-4, cada lnea del VC-4 se divide en 20 bloques de 13 octetos cada uno, de los cuales 12 octetos son de informacin en cada bloque, y el octeto restante puede ser del tipo W, X, Y o Z como muestra la figura (la figura abarca una sola fila del VC-4) :

Figura 17 : Ajuste de un tributario de 140 Mbit/s dentro de un VC-4

Los 5 bits de control C (uno en cada octeto X) indican si se transmite informacin o justificacin en la posicin S del byte Z. En cada lnea del C-4 hay 8 bits I del byte W + 20 bloques de 96 bits I (12 octetos x 8 bits) + 6 bits I del byte Z + 1 bit S del byte Z, es decir, de 1 934 a 1 935 bits de informacin por lnea, lo cual brinda una capacidad de 139 248 kbit/s a 139 320 kbit/s. Cada bit S ocupado con informacin representa un incremento de 8 kbit/s en la velocidad del tributario. Si el tributario PDH tiene exactamente 139 264 kbit/s (16 kbit/s por encima de la capacidad mnima), se ocuparn 2 de las 9 oportunidades (pues recuerde que solo hemos representado una fila del VC-4).

Este proceso de justificacin es muy parecido al empleado en tramas PDH. La sucesin irregular de los bits de relleno provoca un cierto jitter de tiempo de espera con una envolvente de baja frecuencia. En el caso de la SDH, ese jitter se llama jitter de mapeo o jitter de justificacin.

2.2.2 Multiplexacin de tres TUG-3 en un VC-4

El C-4 tiene una estructura de 260 columnas x 9 filas, y el rea de carga (260 columnas) no es divisible entre tres, por lo que las dos primeras columnas del rea de carga son de relleno fijo. Las restantes 258 columnas se dividen en tres TUG-3 intercalados byte a byte, cada uno con 86 columnas x 9 filas, como se muestra en la figura :

Figura 18 : Multiplexacin de tres TUG-3 en un VC-4

2.2.3 Multiplexacin de siete TUG-2 en un TUG-3

Las dos primeras columnas del TUG-3 son de relleno, y los tres primeros bytes de la primera columna (que seran ocupados por el puntero : H1, H2 y H3) estn ocupados por una indicacin de ausencia de puntero (NPI : Null Pointer Indication), pasando a llamarse con las letras maysculas griegas : psilon, omega y lambda. Esta NPI puede servir para distinguir los TUG-3 que contienen TUG-2 de los que contienen TU-3.

En las restantes 84 columnas del TUG-3 se intercalan byte a byte los siete TUG-2 de 12 columnas x 9 filas cada uno (84 / 7 = 12). La estructura de multiplexacin correspondiente se muestra en la figura :

Figura 19 : Multiplexacin de siete TUG-2 en un TUG-3

2.2.4 Multiplexacin de tres TU-12 en un TUG-2

Las 12 columnas del TUG-2 son exactamente divisibles entre tres, por lo que cada TU- 12 ocupa 4 de las 12 columnas del TUG-2. El tamao de una TU-12 es de 4 columnas x 9 filas, es decir, 36 bytes por trama de VC-4.

El primer byte de cada TU-12 est ocupado por uno de los cuatro octetos V1, V2, V3 o V4 del puntero de las TU-12, de manera que cada trama VC-4 de 125 seg solo transporta uno de los bytes Vn del puntero, completndose un puntero cada cuatro tramas (500 seg). Este puntero indica el inicio del VC-12.

En la siguiente figura se ilustra la multiplexacin de tres TU-12 :

Figura 20 : Multiplexacin de tres TU-12 en un TUG-2

2.2.5 Formacin del TUG-3 a partir del TU-3

La TUG-3 de 86 columnas formada a partir de un TU-3 tiene la primera columna ocupada con relleno fijo, excepto los tres primeros octetos, donde se encuentran los bytes H1, H2 y H3 del puntero de la TU-3, a diferencia de cuando se forma partiendo de siete TUG-2, en cuyo caso existira una indicacin de NPI.

El VC-3 (85 columnas x 9 filas) tiene el mismo tamao que la TU-3. La primera columna del VC-3 est constituda por la tara de trayecto (POH) de orden superior de VC-3, y en las 84 columnas restantes (C-3) se acomoda un tributario de 45 o 34 Mbit/s mediante un proceso de justificacin similar al empleado en el VC-4 para acomodar seales de 140 Mbit/s.

La palabra del puntero contenida en los octetos H1 y H2 indica el comienzo del VC-3 (dado por la posicin del octeto J1 de la POH respecto al octeto H3) dentro del rea de carga til del TUG-3.

La formacin del TUG-3 a partir de un TU-3 se muestra a continuacin :

Figura 21 : Formacin del TUG-3 a partir del TU-3

2.2.6 Multiplexacin de 63 TU-12 en un VC-4

Debido a la subdivisin de un VC-4 en 3 TUG-3, de cada TUG-3 en 7 TUG-2 y de cada TUG-2 en 3 TU-12, se obtiene como resultado que dentro del VC-4 pueden multiplexarse hasta 63 seales TU-12.

Luego, el VC-4 puede estar formado por TUG-3 subdivididas en TUG-2 (para transportar VC-12) o por TUG-3 configuradas como TU-3 (para transportar VC-3).

Es importante sealar que una trama TU-12 se completa cada cuatro tramas VC-4, es decir, cada 500 seg.

En la siguiente figura se ilustra la multiplexacin de 63 TU-12 en un VC-4 :

Figura 22 : Multiplexacin de 63 TU-12 en un VC-4

Las dos primeras columnas del C-4 son de relleno fijo (ver figura 2.13). Las seis columnas siguientes son de relleno de los TUG-3, siendo dos de cada TUG-3, incluyendo las indicaciones de ausencia de puntero NPI . En el resto del rea de carga se entrelazan cclicamente cuatro columnas de cada uno de las 63 TU-12.

2.2.7 Estructura del TU-12

Como se explic anteriormente, la trama TU-12 se completa cada cuatro tramas VC-4 (2000 veces por segundo), al igual que el puntero correspondiente. El nmero del puntero (V1, V2, V3 y V4) indica la posicin del octeto V5 (POH del VC-12) dentro del rea de carga respecto al octeto V2.

La TU-12 tiene 4 columnas x 9 filas = 36 bytes por trama VC-4, y en total : 36 bytes por trama x 4 tramas = 144 bytes, de los cuales cuatro pertenecen al puntero (V1, V2, V3 y V4) y los restantes 140 constituyen el VC-12 o espacio de carga, por lo que el puntero puede tomar valores entre 0 y 139. La posicin 0 es la que sigue al octeto V2. Este puntero se utiliza para justificacin de frecuencia de la misma forma que los punteros vistos anteriormente.

En la figura se muestra la estructura de una trama completa TU-12 :

Figura 23 : Estructura de una trama completa TU-12

2.2.8 Ajuste asncrono y sncrono de bits de un tributario PDH de 2048 Kbit/s en un VC-12

El TU-12 se compone de un puntero (V1, V2, V3 y V4) y de un VC-12 cuya longitud es igual a la del rea de carga de la TU-12. El VC-12 tiene 140 bytes cada 500 seg y 35 bytes cada 125 seg (8 000 veces por segundo).

La seal tributaria PDH de 2 048 kbit/s tiene 32 bytes por trama de 125 seg, quedando tres bytes sobrantes por trama cada 125 seg. La figura 24 muestra los dos tipos de correspondencia que existen en este caso.

En el mapeo plesicrono (correspondencia asncrona), la ltima trama contiene 31 bytes ms 7 bits de informacin y dos bits S (S1 para relleno negativo y S2 para relleno positivo).

En el mapeo sncrono bit a bit (correspondencia sncrona), las seales PDH de 2 048 kbit/s estn sincronizadas con los VC-12 (a travs del mismo reloj maestro), por lo que no se necesita justificacin. Sin embargo, para lograr compatibilidad con elementos que no entiendan el mapeo sncrono, las posiciones de los bits de control de justificacin negativa C1 se fijan en 1 indicando que la posicin antes ocupada por S1 es relleno, y los de control de justificacin positiva C2 se fijan en 0 para indicar que la posicin antes ocupada por S2 contiene informacin.

I : bit de informacin S : bit de oportunidad de justificacin O : bit de tara. (S1 :negativa, S2 :positiva). C : bit de control de justificacin R : bit de relleno fijo. (C1 :negativa, C2 :positiva).

Figura 24 : Ajuste asncrono y sncrono de bits de un tributario de 2 048 kbit/s en un VC-12

2.2.9 Ajuste sncrono de octetos de un tributario PDH de 2 048 Kbit/s en un VC-12

Los elementos de red (NE) como los multiplexores de insercin / extraccin (ADM) y los transconectores digitales (DXC) ofrecen un nuevo tipo de mapeo : el mapeo sncrono byte a byte, con modalidad de VC-12 flotante o fija, tal como se ilustra en la figura 2.20.

En modo flotante el VC-12 puede comenzar en cualquier posicin, la cual se indica con el puntero.

En modo fijo el puntero siempre indica la posicin 0, que es donde comienza el VC-12. Este modo se utiliza en trayectos donde todas las seales primarias permaneceran juntas dentro del VC-4 hasta el final, sin derivaciones, excepto los canales de N x 64 kbit/s.

En ambos modos (flotante y fijo) el elemento de red (NE) no necesita buscar la seal de alineacin de trama (FAS) para tener acceso a los canales de 64 kbit/s, pues la posicin de los mismos es fija respecto al inicio del VC-12. Tambin se prev una posicin (R*) que puede recibir la seal correspondiente al intervalo de tiempo 0 (FAS) para lograr compatibilidad con los NE que necesitan esta seal. De la misma forma, hay un byte entre los canales 15 y 16 que puede recibir la seal del intervalo de tiempo 16 (sealizacin asociada a canal) para los equipos que la necesiten.

Figura 25 : Ajuste sncrono de octetos de un tributario de 2 048 kbit/s (30 canales con sealizacin asociada a canal) en un VC-12.

3.- EQUIPOS UTILIZADOS EN LAS REDES SDH

Las ventajas introducidas por la jerarqua digital sncrona SDH permiten la evolucin de las redes de transmisin hacia estructuras ms flexibles, con capacidad de reconfiguracin dinmica y funciones de monitoreo y control gobernadas por un sistema eficiente de gestin.

El temprano reconocimiento de la importancia de las normas SONET y SDH ha impulsado la fabricacin de toda una familia de sistemas de acceso, transporte y gestin de redes, los cuales constituyen los elementos bsicos de la venidera infraestructura de telecomunicaciones de banda ancha.

Segn las distintas aplicaciones, se definen varios tipos de equipos : los transconectores digitales (Digital Cross-Connect Systems : DXC), los multiplexores terminales, los multiplexores de insercin / extraccin (Add / Drop Multiplexers : ADM) y los regeneradores intermedios. Tambin existen equipos de monitoreo y supervisin para controlar el estado de la red.

3.1 Sistemas transconectores digitales

Los transconectores digitales (Digital Cross-Conect : DXC) son conmutadores de canales con conexiones semi-permanentes caracterizados por una conmutacin totalmente transparente.

La flexibilidad de los sistemas DXC lo convierten en uno de los principales equipos a emplear en las redes SDH, pues contribuyen a lograr una operacin ms eficiente de las redes de telecomunicaciones y brindan una gran capacidad de conmutacin para la configuracin y restauracin de la red.

Los DXC pueden conmutar seales de las jerarquas plesicronas y sncronas, sirviendo en una primera fase como interconexin entre ambos tipos de redes, y posteriormente, como nodos inteligentes.

Los sistemas transconectores digitales poseen las siguientes propiedades bsicas de las redes de conmutacin :

1. Independencia de seal :La red de conmutacin puede transconectar seales de cualquier jerarqua, considerndose solamente la capacidad lmite que admite el conmutador.

2. Ausencia de bloqueo : Siempre es posible conectar cualquier entrada con cualquier salida, independientemente del ancho de banda de la seal. Incluso una entrada puede conectarse simultneamente a varias salidas, como por ejemplo, en el caso de distribucin de televisin.

3. Ciclicidad : Todos los tributarios se repiten peridicamente en las posiciones fijadas en cada trama de 125 seg. Por ejemplo, una determinada seal de 2 Mbit/s transportada en otra seal STM-1 de 155 Mbit/s se encuentra en posiciones fijas especficas en cada trama STM-1.

4. Sincronismo : Todas las seales paralelas tienen exactamente la misma frecuencia. La combinacin de sincronismo y ciclicidad brinda la posibilidad de localizar cualquier canal a travs de la red, permitiendo la manipulacin de seales de todas las jerarquas y el intercambio fcil de la informacin de diferentes seales paralelas.

El DXC, aunque es un conmutador, se diferencia del conmutador telefnico ordinario en varios aspectos :

El DXC es controlado por comandos de un sistema operativo o de un operador y no por informacin de control transportada en las seales transmitidas.

Las conexiones de los DXC pueden mantenerse durante das y semanas, mientras que el conmutador telefnico solo las mantiene minutos.

El ancho de banda de las seales conmutadas en el DXC est en el orden de 1,5 - 155 Mbit/s, (capacidad STM-1), mientras en el telefnico es de 64 kbit/s.

El DXC debe preservar la temporizacin de las seales que pasan por el sistema (transparencia). La informacin de temporizacin de cada canal debe transportarse a travs de todo el sistema y se recupera a la salida del mismo.

En la figura se muestra la estructura general de un transconector digital :

Figura 26 : Estructura general de un transconector digital

El transconector posee una matriz de conmutacin sin bloqueo y una memoria para almacenar una determinada cantidad de configuraciones de transconexiones. El cambio de una configuracin a otra es instantneo al recibirse la instruccin adecuada, lo cual permite que se establezcan o reserven nuevos circuitos de forma inmediata.

Un solo circuito se puede compartir entre varios clientes de manera programada, para hacer un uso ptimo de la capacidad de enlace. As mismo, es posible agrupar varios circuitos en una subred ms pequea y fcil de controlar.

La capacidad del transconector para encaminar circuitos, simplemente tecleando la informacin adecuada en el teclado del sistema de gestin de red, permite la optimizacin frecuente del flujo de trfico. Esto puede hacerse de acuerdo con las variaciones de trfico en enlaces especficos segn el perodo del da o del ao (los perodos vacacionales, por ejemplo, generan a menudo un flujo de trfico totalmente diferente), o a causa de una posible avera en la red.

La transicin hacia la red totalmente sncrona se puede implementar progresivamente gracias a la capacidad del transconector de poder trabajar con cualquier tipo de seal, ya sea sncrona STM-1 o plesicrona de 2, 34 y 140 Mbit/s entre sus puertos. Actualmente se incluyen terminales pticos en los transconectores para operar a los niveles STM-4 y STM-16.

La flexibilidad de estos sistemas proporciona a los operadores un modo ms econmico de explotacin de la red de interconexin. Los transconectores forman parte de los sistemas de proteccin automticos que continan funcionando en caso de un fallo en la red, minimizando la prdida de servicio y su impacto econmico. 3.2 Sistemas multiplexores terminales

Los multiplexores terminales son equipos que pueden entramar seales afluentes de la jerarqua plesicrona en una seal STM-N, o tambin pueden multiplexar un cierto nmero de seales STM-1 en una seal STM-N.

En el primer caso, se trata de un multiplexor de frontera entre la jerarqua PDH y la SDH. Este multiplexor mapea las seales PDH dentro de los contenedores virtuales segn corresponda (VC-12, VC-3 o VC-4), los cuales a su vez son transportados en la trama STM-N empleando la estructura de multiplexacin establecida.

La asignacin de las seales PDH hacia cierta rea de carga de la seal STM-N puede realizarse de forma libre y programable, lo cual permite el uso inteligente de este tipo de multiplexores para realizar el enrutamiento dinmico de los tributarios PDH dentro de la red de transporte SDH.

Como se mencion anteriormente, los multiplexores terminales tambin pueden combinar una determinada cantidad de seales STM-1 para formar una seal STM-N de orden superior. La trama STM-N se genera a partir de varias tramas locales STM-1 sncronas y en fase.

La figura 27 representa la estructura de un multiplexor terminal.

Hasta ahora, por fibra ptica solo se considera la transmisin simplex, por lo que se requiere de un mnimo de dos fibras para la transmisin bidireccional entre dos puntos.

El conversor de cdigo (CMI / NRZ) convierte las seales plesicronas CMI en seales NRZ (este bloque solo se utiliza si se est trabajando con seales PDH). Las seales obtenidas se multiplexan y aleatorizan (la parte receptora del multiplexor terminal realiza las mismas funciones, pero inversamente).

Figura 27 : Estructura de un multiplexor terminal

El proceso de multiplexacin consiste en intercalar los bytes de los procesos STM-1 agregando el byte B1 (el cual es calculado una nica vez para toda la trama STM-N) y los respectivos bytes C1, adems de designar solamente los canales de servicio correspondientes al primer STM-1 del STM-N.

Tambin, en este proceso de multiplexacin puede programarse la posicin de cada una de las seales tributarias sncronas o plesicronas dentro de la trama STM-N. Es importante sealar que en todas las operaciones de los multiplexores terminales se consideran los punteros.

La seal elctrica STM-N se convierte en seal ptica mediante un diodo lser de realimentacin distribuda. La seal de lnea ptica NRZ aleatorizada formada por los multiplexores terminales se transmite, modernamente, a travs de fibra ptica monomodo con una longitud de onda de 1310 nm o 1550 nm.

Estos sistemas pueden combinarse con equipos conmutadores de proteccin automtica, los cuales, en caso de fallo del sistema activo, conmutan automticamente las seales de lnea hacia otro sistema de transmisin de reserva.

3.3 Sistemas multiplexores de insercin / extraccin

Los multiplexores de insercin / extraccin (Add / Drop Multiplexers : ADM) como su nombre lo indica, pueden insertar y extraer seales tributarias individuales de un flujo binario determinado y configurarlas de forma flexible a la velocidad requerida.

La estructura de un multiplexor ADM se ilustra a continuacin :

Figura 28 : Estructura de un multiplexor de insercin / extraccin ADM

Los multiplexores ADM poseen dos interfaces bidireccionales STM-N que les permiten operar hacia ambos lados de un anillo SDH, as como una puerta baja tambin bidireccional, para insercin y extraccin de seales tributarias, equipada con interfaces para seales plesicronas (1.5 - 2 Mbit/s, 34 Mbit/s y/o 140 Mbit/s) o sncronas STM-1 a 155 Mbit/s.

Se pueden configurar varios ADM como una red en anillo o punto a punto. Debido a que la seal STM-N se sincroniza a lo largo de toda la red, la extraccin e insercin de seales se simplifica mucho. Las seales destinadas a un terminal especfico pueden ser aadidas y extradas a un STM-N sin demultiplexar toda la seal, lo cual aumenta la calidad de la seal y la fiabilidad de la red.

Las caractersticas de autodiagnstico del ADM permiten que varios se puedan configurar en forma de anillo autorreparable dinmicamente. Si alguno de los enlaces se perdiera, el equipo detecta instantneamente el fallo y reencamina de nuevo el trfico en la red por medio de un circuito de reserva, asegurando un servicio ininterrumpido.

En los multiplexores ADM tambin se puede programar la asignacin de las seales tributarias al rea de carga de un contenedor virtual (VC) localizado en cierta unidad tributaria (TU) o administrativa (AU) de una de las dos interfaces STM-N. Igualmente, es posible programar el seguimiento de los VC que no son accedidos en ese nodo del anillo.

Por lo tanto, en la configuracin del nodo de red, el operador de red debe programar la conexin bidireccional transparente de ciertos VC entre los puertos STM-N a la izquierda y a la derecha, y la insercin / extraccin de los que son conducidos a la puerta baja de derivacin. Tambin, los sistemas multiplexores ADM procesan los punteros, corrigindolos si es necesario.

3.4 Sistemas regeneradores intermedios

Los regeneradores son equipos bidireccionales que reproducen las seales que llegan atenuadas y distorsionadas por la dispersin en amplitud y fase.

Sus funciones transmisoras son realizadas por bloques similares a los de los multiplexores terminales : la seal ptica de lnea recibida se convierte en una seal elctrica y se demultiplexa en seales STM-1, las cuales son

regeneradas. Las seales regeneradas se vuelven a multiplexar para formar una seal elctrica que es convertida nuevamente en la seal ptica de lnea.

Estos equipos derivan la seal de reloj de las seales recibidas, y se sincronizan mediante el procesamiento de los octetos A1, A2 y C1 de la tara de seccin de regenerador (RSOH).

Adems, para recibir informacin, los regeneradores extraen de la RSOH los canales de servicio E1 y F1, as como el canal de comunicacin de datos a 192 kbit/s formado por los octetos D1, D2 y D3, con la posibilidad de volver a transmitir informacin en todos ellos. De forma similar, los regeneradores tambin extraen el octeto de paridad B1, lo verifican, y lo vuelven a generar, lo cual permite la supervisin de fallos como la ausencia de seal o la prdida de sincronismo. Incluso en el caso de que ocurran alguno de estos fallos, los propios regeneradores sncronos generan una trama ordinaria STM-N para mantener en funcionamiento el sistema. En los regeneradores no se procesan los punteros ni el resto de los datos aleatorizados.

En principio, todos los trayectos de transmisin son idnticos en cualquier nivel jerrquico, aunque en la red local los regeneradores no son normalmente necesarios en transmisiones por fibra ptica, al igual que en la red interurbana hasta distancias de 100 km aproximadamente.

Figura 24 : Ajuste asncrono y sncrono de bits de un tributario de 2 048 kbit/s en un VC-12